第二节测试 CMOS逻辑门的动态功耗【含答案】 数字超大规模集成电路设计

(1)单选题

一个逻辑门输出从低电平向高电平翻转的过程中存在___动态功耗,从高电平向低电平翻转的过程中存在___动态功耗

A  电容充电功耗和直流通路引起的功耗,直流通路引起的功耗

B  电容充电功耗和直流通路引起的功耗,电容充电功耗和直流通路引起的功耗

C  电容充电功耗,直流通路引起的功耗

D  直流通路引起的功耗,电容充电功耗和直流通路引起的功耗

E  电容充电功耗和直流通路引起的功耗,无

(2)多选题

一个数字电路的平均功耗和下列哪些量成正比()

A  开关活动性

B  工作频率

C  电路的寄生电容

D  全摆幅时的电源电压

(3)判断题

在实际电路设计中为了减小整个芯片的短路电流功耗,通常要使得所有逻辑门的输入信号翻转速度比输出信号快()

(4)判断题

避免组合逻辑的动态冒险有利于降低电路的功耗()

获取标准答案请阅读全文

隐藏内容 需要支付:¥4

未经允许不得转载!第二节测试 CMOS逻辑门的动态功耗【含答案】 数字超大规模集成电路设计