第三节测试 CMOS逻辑门的静态功耗【含答案】 数字超大规模集成电路设计

(1)多选题

一个输入为0的CMOS反相器的PMOS管存在哪些会引起静态功耗的漏电流()

A  栅氧化层隧穿电流

B  亚阈值漏电流

C  栅极感应漏端漏电GIDL

D  pn结反偏漏电流(BTBT)

(2)单选题

一个大扇入NAND门的静态功耗随着等于0的输入信号的数量增加而___

A  增大

B  减小

获取标准答案请阅读全文

隐藏内容 需要支付:¥2

未经允许不得转载!第三节测试 CMOS逻辑门的静态功耗【含答案】 数字超大规模集成电路设计