下列哪种不属于时序路径
A 寄存器时钟输入到输出管脚
B 寄存器时钟输入到寄存器时钟输入
C 输入管脚到寄存器时钟输入
D 组合逻辑输入到组合逻辑输出
(2)单选题下列哪项不影响register-to-register之间的建立时间检查
A clock skew
B setup time
C clock-to-out
D hold time
(3)单选题时序电路的最大工作频率与下列哪个参数无关
A setup time
B Clock skew
C Hold time
D Clock-to-out
(4)单选题入图所示,给出了某个电路的最长路径,其中tco=0.1ns,B的延时为3ns,setup时间为0.2ns,hold time 时间为0.3ns,clock skew 为2ns,那么此电路的最大工作频率为
A 168MHz
B 333MHz
C 162MHz
D 300MHz
(5)单选题在上一题的基础上,如果其他条件不变,只有B的延时未知,那么为了满足保持时间要求,B的延时最大为多少
A 2.2ns
B 2ns
C 1.7ns
D 1.6ns
获取标准答案请阅读全文